[51]Int.Cl6

H01L 23/50



[12] 发明专利申请公开说明书

[21] 申请号 96117912.0

|43|公开日 1997年10月1日

[11] 公开号 CN 1160934A

[22]申请日 96.12.23

[30]优先权

[32]96.3.27 [33]JP[31]72414 / 96

[71]申请人 三菱电机株式会社

地址 日本东京

|72|发明人 石井秀基


|74||专利代理机构 中国国际贸易促进委员会专利商标事务所

代理人 王以平

权利要求书 2 页 说明书 10 页 附图页数 8 页

|54|发明名称 半导体器件及其制造方法 |57|摘要

一种可实现薄型化、可改善散热性,并可多层化的半导体器件及其制造方法。用铸模树脂 5b 把 IC 芯片 1、金丝 2、芯片焊盘 3b 的一部分盖起来。芯片焊盘 3b 从铸模树脂 5b 中露出来。把外部引线 4b 形成为从与芯片焊盘 3b 的外露面同一平面,沿着铸模树脂 5b 一直到与芯片焊盘 3b 相反一侧的铸模树脂 5b 的表面一侧。因此,可实现半导体器件的薄型化。因使芯片焊盘外露,故可以改善散热性,并借助于把外部引线 4b 形成于铸模树脂 5b 的上下,故使半导体器件的多层化成为可能。



1.一种半导体器件,

具备:

半导体集成电路芯片;

把上述半导体集成电路芯片设置于一侧的主面上的连接板;

把上述半导体集成电路芯片,上述连接板的上述一侧的主面盖起来 的半导体器件的封装主体;

上述连接板的另一侧的主面从上述封装主体中露出。

2.权利要求 1 所述的半导体器件,还具备有外部端子,该外部端子与上述半导体集成电路芯片电连,并形成为从与上述连接板的上述另一侧主面的同一平面一直到与该另一侧的主面相反一侧的上述封装主体的表面一侧。

3.权利要求 2 所述的半导体器件,上述外部端子的形成于上述封装 主体的表面一侧的部分与上述封装主体的表面为同一平面。

4.权利要求 2 所述的半导体器件,还具备把上述外部引线之中,与 外部之间的连接部分以外的部分盖起来的保护材料。

5.权利要求 2 所述的半导体器件,在上述外部端子的与外部之间的连接部分上还具备有用于把上述外部端子与上述外部电连起来的连接材料。

6.权利要求 2 所述的半导体器件,上述外部端子在与外部之间的连接部分上有凸出部分。

7.权利要求2所述的半导体器件:

上述外部端子由多个外部端子构成;

每一上述外部端子都在与外部之间的连接部分上有凸出部分,且每 一个上述凸出部分都被配置成交错状。

8.权利要求 2 所述的半导体器件,还具备有与上述半导体集成电路 芯片未进行电连的虚设端子。

9.一种半导体器件,它把多个权利要求 2 的半导体器件堆叠起来, 并把各自的上述外部端子电连起来。 10.权利要求9所述的半导体器件,还具备有用于把多个权利要求2 所述的半导体器件连接起来的框架。

11.一种半导体器件的制造方法,

具备下述工序:

在与连接板同一平面上准备外部端子的工序;

把半导体集成电路芯片设置于上述连接板的表面上并进行电连的工序;

把上述半导体集成电路芯片与上述外部端子电连的工序;

形成把上述连接板的表面一侧以及与之处于相同一侧的上述外部端 子的一部分盖起来的半导体器件的封装主体的工序;

把上述外部端子沿着上述封装主体一直弯到该封装主体的表面一侧的工序。

半导体器件及其制造方法

本发明涉及用 IC 封装密封起来的半导体器件及其制造方法,特别是涉及可实现薄型化,改善散热性及可以实现多层化的半导体器件及其制造方法。

图 18 是现有的半导体器件的 IC 封装的断面图。在图 18 中, 1 是 IC (半导体集成电路) 芯片, 2 是金丝, 3a 是芯片焊盘、 4a 是介以金丝 2 与 IC 芯片电连并与基板等进行外部连接的外部引线, 5a 是铸模树脂。

示于图 18 的现有的半导体器件中存在着下述 I~ III 的问题。

I.由于与基板等进行电连的外部引线 4a 被配置为比芯片焊盘 3 的位置在下,故半导体器件难于薄型化。

II.由于芯片焊盘 3 设于 IC 封装主体 (铸模树脂 5a) 内部,故散热性差。

III.由于与基板等进行外部接触的外部引线 4a 仅仅配置在半导体器件的下边的一个方向,故半导体器件的多层化是困难的。

本发明就是为了解决这些问题而创造出来的,目的是提供一种可实 现半导体器件的薄型化、可改善散热性、可实现多层化的半导体器件及 其制造方法。

本发明的第1方面的课题解决方法具备有半导体集成电路芯片,把上述半导体集成电路芯片设置于一侧的主面上的连接板,把上述半导体集成电路芯片和上述连接板的上述一侧的主面覆盖起来的半导体器件的封装主体,并使上述连接板的另一侧的主面从上述封装主体中露出来。

本发明的第2方面的课题解决方法还具备有外部端子,该外部端子 与上述半导体集成电路芯片电连,并被形成为从与上述连接板的上述另 一侧的主面的同一平面一直到与该另一侧的主面相反一侧的上述封装主 体的表面一侧。 本发明的第3方面的课题解决方法中,形成于上述外部端子的上述 封装主体的表面一侧的部分和上述封装主体的表面是同一平面。

本发明的第4方面的课题解决方法在上述外端子之内还具备有把与 外部之间进行连接部分之外的部分盖住的保护材料。

本发明的第5方面的课题解决方法,在上述外部端子的与外部之间 的连接部分上还具备有用于把上述外部端子与上述外部进行电连的连接 材料。

本发明的第6方面的课题解决方法中,上述外部端子在与外部之间 的连接部分上有凸出部分。

本发明的第7方面的课题解决方法中。上述外部端子由多个外部端子构成,每一上述外部端子都在与外部之间的连接部分上有凸出部分,而且每一上述凸出部分都被配置为交错状(stagger)。

本发明的第8方面的课题解决方法还具备有与上述半导体集成电路芯片尚未电连的虚设端子。

本发明的第9方面的课题解决方法把多个第2方面所述的半导体器 件堆叠起来并把各自的外部端子电连起来。

本发明的第 10 方面的课题解决方法还具备有用于把多个第 2 方面 所述的半导体器件连接起来的框架。

本发明的第11方面的课题解决方法具有下述工序:在与连接板同一平面上准备外部端子的工序;把半导体集成电路芯片设置到上述连接板的表面上并进行电连的工序;电连上述半导体集成电路芯片和上述外部端子的工序;形成半导体器件的封装主体,把上述连接板的表面一侧和与其同侧的上述外部端子的一部分覆盖起来的工序;把上述外部端子沿着上述封装主体一直弯曲到该封装主体的表面一侧的工序。

倘采用本发明的第1方面的发明,由于连接板的另一侧的主面从封装主体中露了出来,故具有可以改善散热性的效果。

倘采用本发明的第2方面的发明,则借助于已把连接板和连接到外部端子的外部的连接部分形成于同一平面上故可实现半导体器件的薄型化,由于外部端子被形成为从与连接板的另一侧的主面相同的平面一直到与该另一侧的主面相反一侧的封装主体的表面一侧,故具有可使半导

体器件多层化的效果。

倘采用本发明的第3方面的发明,则具有可以防止外部端子弯曲封装主体的外侧方向且在把连接材料供给到与外部端子的外部之间的连接部分上时可以采用通常的网板印刷法的效果。

倘采用本发明的第4方面的发明,则具有可以防止连接材料在与外部的基板连接时流入连接板与外部端子之间的间隙中去的效果。

倘采用本发明的第5方面的发明,则由于已在外部端子上形成了用于进行与外部的基板等连接的连接材料,故具有在装配时不用供给连接材料就可以进行与外部的基板等的连接的效果。

倘采用本发明的第6方面的发明,则由于外部端子在与外部之间的连接部分上有凸出部分故具有可以吸收装配时的半导体器件的偏移并可在装配时得到充分的连接材料的连接性的效果。

倘采用本发明的第7方面的发明,由于把凸出部分设置为交错(stagger)状,故具有使一侧的外部端子的凸出部分与另一侧的相邻外部端子之间的距离变宽,从而可以改善焊锡的桥接的效果。

倘采用本发明的第8方面的发明,则在已把具有虚设端子的第2方面的发明所述的半导体器件多层化了的情况下,具有可以防止本来尚未连接的外部端子彼此之间电连的效果。

倘采用本发明的第9方面的发明,由于把第2方面的发明所述的半导体器件多个堆叠而多层化,故可以减小装配面积且可实现高密度装配化和大容量化。

倘采用本发明的第10方面的发明,则由于用框架进行连接。故具有抑制多层时的半导体器件的位置偏离的效果。

倘采用本发明的第 11 方面的发明,则具有可以得到第 2 方面的发明 所述的半导体器件。

下边简单说明附图。

图 1 是本发明的实施形态 1 的半导体器件的断面图。

图 2 示出了本发明的实施形态 1 的半导体器件的制造方法。

图3示出了本发明的实施形态1的半导体器件的制造方法。

图 4 示出了本发明的实施形态 1 的半导体器件的制造方法。

- 图 5 示出了本发明的实施形态 1 的半导体器件的制造方法。
- 图 6 是本发明的实施形态 2 的半导体器件的断面图。
- 图 7 是本发明的实施形态 3 的半导体器件的断面图。
- 图 8 是本发明的实施形态 4 的半导体器件的断面图。
- 图 9 是本发明的实施形态 5 的半导体器件的断面图。
- 图 10 是本发明的实施形态 6 的半导体器件的断面图和进行与基板等之间的外部连接的外部引线的连接部分的放大图。
- 图 11 是本发明的实施形态 7 的半导体器件的断面图和进行与基板等之间的外部连接的外部引线的连接部分的放大图。
- 图 12 是本发明的实施形态 8 的半导体器件的多层装配时的断面图。
- 图 13 是本发明的实施形态 9 的半导体器件的多层装配时的断面图。
- 图 14 的示意图给出了在本发明的半导体器件的多层装配时,用分配印刷法向半导体器件供给焊锡的方法。
- 图 15 的示意图给出了在本发明的半导体器件的多层装配时,用网板印刷法向半导体器件供给焊锡的方法。
- 图 16 的示意图给出了在本发明的半导体器件的多层装配时, 用电镀法向半导体器件供给焊锡的方法。
 - 图 17 是用于说明本发明的半导体器件的虚设引线的平面图。
 - 图 18 是现有的半导体器件的断面图。

实施形态

实施形态1

图 1 是本发明的实施形态 1 的半导体器件的断面图。在该图中, 1 是 IC (半导体集成电路) 芯片、 2 是金丝、 3b 是作为要搭载 IC 芯片 1 的连接板的芯片焊盘、 4b 是介以金丝 2 和 IC 芯片 1 电连并进行与基板等之间的外部连接的外部引线 (外部端子)、 5b 是作为 IC 封装主体的铸模树脂。

其次,对本实施形态中的半导体器件的构成进行说明。 IC 芯片 1 被连接到芯片焊盘 3b 上。铸模树脂 5b 把 IC 芯片 1、金丝 2 和芯片焊盘

3b 覆盖起来。但是,芯片焊盘的背面 (图的下侧) 从铸模树脂中露出来。 外部引线 4b 介以金丝 2 与 IC 芯片电连、并形成为从与芯片焊盘 3b 之间 的同一平面沿着铸模树脂 5b 的侧壁一直到与芯片焊盘 3b 相反一侧的铸 模树脂 5b 的表面一侧 (图的上侧) 的形状。另外,在与外部的基板(没 有画出来)之类之间进行装配时,外部引线 4b 连接到该外部基板等等上。

其次对示于图 1 的半导体器件的制造方法进行说明。首先参看图 2 ,在与芯片焊盘 3b 同一平面上准备外部引线 4b ,并把 IC 芯片 1 连到芯片焊盘 3b 的表面 (图中上侧)上 (粘芯片)。接着,参看图 3 ,形成使 IC 芯片 1 与外部引线 4b 电连的全丝 2 (全丝压焊)。其次参看图 4 ,形成把芯片焊盘 3b 的表面一侧和芯片焊盘 3b 的表面一侧的外部引线 4b 的一部分盖起来的铸模树脂 5b (铸模形成)使得把 IC 芯片 1 和全丝 2 盖起来。其次参看图 5 ,把外部引线 4b 切断成必要的长度(切引线)。接着,沿着铸模树脂 5b 弯曲外部引线 4b ,使外部引线 4b 存在于从芯片焊盘 3b 的背面到其相反一侧的铸模树脂 5b 的表面一侧(弯引线),这样,示于图 2 的半导体器件就完成了。

倘采用本实施形态的半导体器件,则有下述①~③的效果。①由于在同一平面上形成芯片焊盘 3b 和把外部引线 4b 连到外部的基板等等上去的连接部分,故可以实现半导体器件的薄型化;②由于使芯片焊盘 3b 从铸模树脂 5b 中露出来,故可以改善散热性;③由于使外部引线 4b 沿着铸模树脂 5b 在半导体器件的上下(铸模树脂 5b 的表面一侧和芯片焊盘的外露一侧),故可使半导体器件多层化。

实施形态2

图 6 是本发明的实施形态 2 的半导体器件的断面图。在图 6 中, 5c是作为 IC 封装主体的铸模树脂, 其他的标号与图 1 中的标号相对应。

其次对本实施形态中的半导体器件的构成进行说明。把外部引线 4b 的在铸模树脂 5c 的表面一侧(图中上侧)上形成的部分构成为与铸模树脂 5c 的表面为同一平面。其余的构成与实施形态 1 的半导体器件的构成相同。在图 6 的半导体器件的铸模树脂 5c 的表面一侧,例如如后边要讲的实施形态 8 所示,用焊锡之类的连接材料把本发明的半导体器件连接上去。

倘采用本实施形态的半导体器件,则除了上述①~③的效果之外,由于把外部引线 4b 在铸模树脂 5c 的表面一侧上形成的部分作成为与铸模树脂 5c 的表面为同一平面,故可以防止引线弯曲(外部引线 4b 弯向铸模树脂 5c 的外侧方向),且在供给焊锡之类的连接材料时可以采用通常的网板印刷法。

实施形态3

图 7 是本发明的实施形态 3 的半导体器件的断面图。在图 7 中, 6 是作为保护材料的铸模树脂,它把芯片焊盘 3b 的外霉面一侧的外部引线 4b 的与外部的基板等等 (未画出)之间的连接部分之外的部分覆盖起来。其他的标号与图 1 中的标号相对应。

其次对本实施形态中的半导体器件的构成进行说明。外部引线 4b 之内,除去与外部基板等 (未画出)相连接部分之外的部分用铸模树脂 6 盖了起来。其余的构成与实施形态 1 的构成一样。特别是在图 7 所示的半导体器件中,示出的是在外部引线 4b 的与外部基板等的连接部分之外的部分之内,把存在于芯片焊盘 3b 的外霉面一侧的外部引线 4b 与芯片焊盘 3b 之间的间隙用铸模树脂 6 盖起来的情况。

倘采用本实施形态的半导体器件,则除了上述①~③之外,还由于已用铸模树脂 6 把外部引线 4b 的与外部的基板等之间的连接部分之外的部分盖了起来,故可以防止用于把外部的基板等与外部引线 4b 之间连接起来的焊锡之类的连接材料流入到芯片焊盘 3b 与外部引线 4b 之间的间隙中去。

实施形态 4

图 8 是本发明的实施形态 4 的半导体器件的断面图。在图 8 中, 7 是作为保护材料的阻焊剂,用于把芯片焊盘 3b 的外露面一侧的外部引线 4b 的与外部的基板等之间的连接部分以外的部分覆盖起来,其余的标号与图 1 中的标号对应。

其次对本实施形态中的半导体器件的构成进行说明。外部引线 4b 之内,把与外部的基板等等 (未画出)之间的连接部分以外的部分用阻焊剂盖了起来。除此之外的构成与实施形态 1 的半导体器件的构成一样。特别是在示于图 8 的半导体器件中,示出的是把在外部引线 4b 的与外部

的基板等等之间的连接部分以外的部分之内,存在于芯片焊盘 3b 的外霉面一侧的外部引线 4b 与芯片焊盘 3b 之间的间隙用阻焊剂盖起来的情况。

倘采用本实施形态的半导体器件,则除了上述①~③之外,由于已用阻焊剂7把外部引线4b的与外部的基板等之间的连接部分以外的部分盖了起来。故可以防止用于把外部引线4b与外部的基板等等之间连接起来的焊锡之类的连接材料流入到芯片焊盘3b与外部引线4b之间的间隙中去。

实施形态5

图 9 是本发明的实施形态 5 的半导体器件的断面图。在图 9 中, 8 是作为用于与外部的基板等等进行连接的连接材料的焊锡球, 其余的标号图 1 中的标号相对应。

其次对本实施形态中的半导体器件的构成进行说明。这是一种在外部引线 4b 的与外部的基板等之间的连接部分上形成了焊锡球 8 的构成。除此之外的构成与实施形态 1 的半导体器件的构成一样。特别是示于图 9 的半导体器件的焊锡球形成于外部引线 4b 的芯片焊盘 3b 的外霉面一侧。

倘采用本实施形态的半导体器件,则除了上述①~③之外,由于在外部引线4b上已形成了用于与外部的基板等进行连接的焊锡球8,故在装配时无需供给焊锡就可以进行与外部的基板等等之间的连接。

实施形态 6

图 10 是本发明的实施形态 6 的半导体器件的外部引线 4b 的放大图。在图 10 中, 4c 是是设于外部引线 4b 的与外部的基板等之间的连接部分上的凸出部分,除此之外的标号与图 1 中的标号相对应。

其次对本实施形态中的半导体器件的构成进行说明。这是一种在外部引线 4b 的与外部之间的连接部分上有凸出部分的构成。除此之外的构成与实施形态 1 的半导体器件的构成一样。特别是图 10 所示的半导体器件的外部引线 4b, 在铸模树脂 5b 的表面一侧(图中上侧)和芯片焊盘 3b 的外霉面一侧上, 在各自的外部引线 4b 的与外部的基板等之间的连接部分上有凸出部分 4c。

倘采用本实施形态的半导体器件,则除去上述①~③之外,还要加上④由于外部引线 4b 在与外部之间的连接部分上有凸出部分 4c , 故可以吸收装配时的半导体器件偏离且可以得到装配时充分的焊锡连续性。

实施形态 7

图 11 是本发明的实施形态 7 的半导体器件的外部引线 4b 的放大图。在图 11 中, 4d 是设于外部引线 4b 的与外部的基板等的连接部分上的凸出部分,除此之外的标号与图 1 中的标号相对应。

其次对本实施形态中的半导体器件的构成进行说明。这是一种外部引线4b的与外部之间的连接部分有凸出部分4d且相邻的外部引线4b的凸出部分4d形成为相互配置不相同的交错状的构成。此外的构成与实施形态1的半导体器件的构成相同。特别是示于图11的半导体器件的外部引线4b,在铸模树脂5b的表面一侧(图中上侧)和芯片焊盘3b的外露面一侧,在各自的外部引线4b的与外部的基板等之间的连接部分上有交错状地配置的凸出部分4d。

倘采用本实施形态的半导体器件,则除去上述①~③之外,还要加上④由于已把相邻的外部引线 4b 的凸出部分 4d 配置为交错状,故一侧的外部引线 4b 的凸出部分 4d 与另一侧的外部引线 4b 之间的距离变宽,故可以改善焊锡之类的连接材料的桥接。

实施形态 8

图 12 是一断面图,它示出了本发明的实施形态 8 的半导体器件,且示出的是把图 1 的半导体器件半导体器件多层地重叠起来并装到了基板上的情况。在图 12 中, 9 是用于把已重叠成多层半导体器件的半导体彼此之间物理性地、电气性地连接起来的焊锡, 10 是外部的基板,除此之外的标号与图 1 中的标号相对应。

其次对本实施形态中的半导体器件的构成进行说明。如图 12 所示,这是一种把多个图 1 中的半导体器件用焊锡 9 把各自的外部引线 4b 彼此之间进行物理的、电气的连接,使半导体器件上下式地重叠成多层化的构成。此外,除去图 1 中的半导体器件之外,也可使图 6 ~ 图 11 的半导体器件半导体器件多层化。此外,也可把图 6 ~ 图 11 的若干种半导体器件组合起来形成多层化。

倘采用本实施形态的半导体器件,则借助于多层化可以缩小装配面 积且可大容量化。

实施形态9

图 13 是本发明的实施形态 9 的半导体器件的断面图,示出的是把图 1 的半导体器件堆叠成多层而装配在基板上的情况。在图 12 中, 10 是基板, 11 是连接半导体器件的引线框架,除此之外的标号与图 1 中的标号相对应。

其次对图 13 的半导体器件的构成进行说明。如图 13 所示,这是一种采用把多个图 1 中所示的半导体器件,用引线框架 11 把各自的外部引线 4b 彼此之间进行物理的和电气的连接的办法 把半导体器件上下地堆叠起来形成多层化的构成。另外,除去图 1 的半导体器件之外,也可使图 6 ~图 11 的半导体器件多层化。另外,也可以把图 1 ~图 11 的若干种半导体器件组合起来多层化。

倘采用本实施形态的半导体器件,由于多层化,故可以缩小装配面积且可以大容量化。此外,采用引线框架 11 进行连接。故可以抑制多层时的半导体器件的位置偏离。

作为用于把本发明的半导体器件堆叠成多层时的连接的焊锡的供给方法,可以使用图 14 所示的那种应用分配器 12 来供给焊锡的分配法,用图 15 所示的那种涂刷器(スキージ) 13a 介以掩模 13c 供给焊锡 13b 的网板印刷法,和图 16 所示的在与外部之间的连接部分上形成焊锡镀层14 的电镀法。

此外,如实施形态 8,9所示,在把半导体器件作成多层化的情况下,把物理上配置在相同位置上的外部引线彼此之间进行物理的和电气的连接。但是,因外部引线的不同,有时候不进行电连(令这种外部引线为 4e,4f)。图 17 中示出了防止这种情况的实施形态 1~实施形态 7 的半导体器件的变形例。还有,图 17 是从没有画出来的铸模树脂的表面方向看的图,半导体器件 100,101 相当于实施形态 1~实施形态 7 的任何一个实施形态的半导体器件。半导体器件 100 的虚设引线(引线端子)4g与在实施形态 1~7 中已说明过的外部引线 4b 主要部分是一样的,但没有与 IC 芯片 1a 电连。半导体器件 101 的虚设引线(引线端

子) 4h 也与此相同。当使半导体器件 100 的表面与半导体器件 101 的背面相向地多层化时,则虚设引线 4g 与外部引线 4f , 外部引线 4e 与虚设引线 4h 将分别物理上连接。因此外部引线 4e 和 4f 不进行电连。

图.1




图.2




图.3




图.4




图.5




图.6




图.7




图.8




图.9




图.10




图.11




图.12




图.13




图.14




图.15




图.16




图.17




图.18

